19日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

昭61-94090

⑤Int Cl.⁴

識別記号

庁内整理番号

43公開 昭和61年(1986)5月12日

G 09 G 1/16 // G 09 G 1/10 8121-5C 8121-5C

審杳請求 未請求 発明の数 1 (全5頁)

69発明の名称

グラフィックディスプレイ装置

願 昭59-216606 ②特

22出 願 昭59(1984)10月16日

四発 明 渚 顖

⑪出

田中

門真市大字門真1006番地 松下電器産業株式会社内

松下電器産業株式会社

門真市大字門真1006番地

敏 男 砂代 理 弁理士 中尾 人

外1名

1、発明の名称

グラフィックディスプレイ装置

- 2、特許請求の範囲
 - (1) 表示すべき線の始点のX軸,Y軸座標値と終 点までのX軸増加量のX,Y軸増加量のYが与 えられるととにより、DDA回路において上記 始点と終点とを結ぶ線のX軸,X軸座標値が逐 次演算されて出力され、この画像データに基づ き線が表示されるディスプレイ回路を設け、上 記DDA回路から逐次出力されるX軸座標値を よびY軸座標値の出力をアドレス変換用のROM に加え、上記 X 軸座標値 および Y 軸座標値を変 換し、上記ROMの出力の値で画像メモリの位 置をアドレスして上記線の画像データを導出す るよらにしたグラフィックディスプレイ装置。
 - (2) 画像メモリを2の階築でない個数で構成した 特許請求の範囲第1項記載のグラフィックディ スプレイ装置。
 - (3) X 軸カウンタに、画像メモリの個数を数える

カウンタと、2進カウンタを縦続に接続した D D A 回路を設けた特許請求の範囲第2項記載 のグラフィックディスプレイ装置。

3、発明の詳細な説明

産業上の利用分野

本発明は、ICメモリで画像メモリを構成した 場合のグラフィックディスプレイ装置に関するも のである。

従来例の構成とその問題点

ラスタースキャン形の C R T グラフィックディ スプレイ装置においては、CRT上に表示する画 像を画像メモリに記憶し、ラスタースキャン CRT のスキャンタイミングにしたがって運続して画像 メモリの内容を読み出してCRT上に表示をする ようにしている。との画像メモリの容量は、表示 するグラフィックの分解能に比例している。例え ば、1280×1024ドットの分解能のもので あれば、1028 K ピット [K:1024] の容 量のメモリが必要になる。

一方、画像メモリ累子として、ICメモリを用

いる場合には、16Kビット,64Kビット,256Kビットの案子が多く用いられている。64Kビットのダイナミック型メモリを用いて1280×1024ドットのグラフィックの画像メモリを構成する場合であれば、64Kビットのメモリが20個以上も必要となる。

一方、 D D A (Digital Differencial

Analizer)の演算によって画像データを画像がそりに記憶してCRT等に表示する装置においては、DDA回路のX軸とY軸のカウンタの出力には、DDA回路のX軸とY軸のカウンタを画像が一名を書き込む。一方、X軸とY軸のカウンタは2週8年であるが用いりからの個数 n としては2の階乗のものが用のグラフィックの場合であれば、メモリの個数の64 K であり、メモリでは、2048×1024の画業を記して用いられる。一方、32個の64 K できる容量であり、実際に表示に必要なメックをはいまりをできる容量であり、実際に表示に必要なメック表の。共変にあり、実際に表示に必要なメックをはいたのメモリでは、2048×1024の画像メモリが用いられててグラフィック表、実際に高価になってしまりといった問題がある。

5 ベージ

၁ .

実施例の説明

 $DDA 回路 2 の動作を説明すると、ディスプレイプロセッサー1 より直線の始点 <math>(X_1, Y_1)$ から終点 $(X_1, +\Delta X_1, Y_1, +\Delta Y_2)$ までの直線を表示

発明の目的

本発明は、このような従来の欠点を除去するものであり、 画像メモリを必要最少限の個数用いて 棚成でき、安価なグラフィック表示装置を提供することを目的とするものである。

発明の構成

本発明においては、 D D A 回路からの画像データ出力が X 軸 および Y 軸の カウンタに与えられる。 この X 軸と Y 軸の カウンタの出力と画像 メモリの アドレス端子の間にアドレス変換をする R O M を 挿入することにより、画像メモリの個数を 2 の階 乗でない個数で構成することができるものである。

さらに、DDA回路のX軸カウンタの下位ビットとして画像メモリの個数nを数えるカウンタを用い、上位ビットには2進カウンタを用い、またY軸カウンタの下位ビットにY軸の増加により表示アドレスの増加分を計数するカウンタを用いたDDA回路を用いることにより、画像メモリの個数を2の階乗でない個数で網成することができるものであ

6 4-9

する情報が加えられると、DDA回路2のX軸カウンタでaにX、が、Y軸カウンタでbにY、が、XレジスタBaに△Xが、YレジスタBbに△Yがそれぞれセットされる。次いで、DDA回路2に演算開始指令信号が与えられるとDDA回路2の演算が開始され、それに従ってX軸カウンタでa、Y軸カウンタでbによりカウントアップあるいは、カウントアップあるいは、カウンタでbによりカウントアップあるいは、カウンタでbによりカウントアップあるいは、カウンタでbによりカウントアップあるいは、カウンタでbによりカウントアップあるいは、カウンタでbによりカウンタでa、Y軸カウンタでbの出力として前記始点(X1、Y1)と終点(X1十△X、Y1+△Y)を結ぶ直線の座標値が逐次出力される。

これらのX軸カウンタでa、X軸カウンタでbの出力はアドレス変換ROM回路6のアドレス入力に与えられる。そのROM回路6の出力は書き込み制御回路3を介して、画像メモリ4に、ROM回路6の出力が示すアドレス位置で輝点あるいは暗点を表わす1ビットの情報が書き込まれる。

画像メモリ4は、第2図に示すように、CRT 表示装置の画面位置に対応した画面アドレスをも ち、画面アドレスの複数ビット n を 1 つの集合と 考える表示アドレスと、複数ビット n の中のビット位置を示すビットアドレスにより画像メモリ 4 の中の 1 ビットがアドレス指定され、輝点あるい は、暗点を表わす 1 ビット情報が書き込まれる。

CRTモニタ回路5は表示アドレスをラスタースキャンCRTモニタのスキャンタイミングに同期して順番に前記画面メモリ4に与え、与えた表示アドレスに対応した複数の画像データ(nビット)を並列に読み出し、これを並列直列変換して、ラスタスキャンCRTにモニタビデオ信号として与えることにより、画像メモリ4の内容をCRTモニタ回路5に表示する。

書き込み制御回路3は、CRTモニタ回路5の表示のための読み出しと、DDA回路2の出力をアドレス変換ROM回路6を通して与えられる書き込み動作を同期させ、画面メモリ4を制御する。さて、この回路の特徴であるアドレス変換 ROM回路6について説明する。画像メモリ4が、1回の表示アドレス情報により読み書きできるビット

の数をn とし、画面の位置を X 軸と Y 軸で指定しようとすると、

(表示アドレス=Υ×X_{QYFSET} + X ∕ n ビットアドレス= X_{mod n}

ことで、X₀₁₁₅₁₁は、Y 軸方向が 1 増すごとに いくつ表示アドレスが変化するかという定数であ る。

本実施例では、1280×1024ドットの画 素メモリを2次元的に配列したディジタルICメ モリで画像メモリ4を構成する。又、ICメモリ に、安価な64KビットのDRAM (Dynamic Random Access Memory)を用いるとすれば、 64KビットのDRAMの個数nは20個必要で あり、CRTモニタ回路5は画像メモリ4の1回 の読み出しで得られる複数の画像データの数nが 8の倍数である方が並列直列変換器やタイミング 回路等の構成のしやすさからみて都合が良いので、 本実施例では、n=24を用いている。すると、 表示アドレス及びビットアドレスは、

9 ページ

表示アドレス= Y × 6 4^{**} + X / 2 4 ピットアドレス= X mod 2 4

ことで、※は X 方向の最大を 1 5 3 6 とすると、 Y 軸の X_{0 P P S X T} は、 1 5 3 6 / 2 4 = 6 4 と なる。 また、 X mod 2 4 は X を 2 4 で 割った余りの値を 意味する。

上記表示アドレス及びビットアドレスの内容を あらかじめ計算し、それをアドレス変換ROM回 路6のROMの中に書き込んでおく。

本実施例の場合、 Y 軸と表示アドレスとの関係が、 2 の階乗となっているため、 Y 軸の変換は単化ビット位置の変更(6 ビット上位へ)だけで可能となっているため、第 3 図のようなアドレス変換 R O M 回路で構成できる。同図の R O M 6 c 及び R O M 6 d の内容は

X アドレス変換ROM (6-2)=X/24

X ビット位置変換 R O M (6-1)=X mod ²⁴ のデータがあらかじめ計算され、 R O M に書き込まれている。

第2の実施例として、 D D A 回路 2 の X 軸カウ

10 ^-#

ンタでは、Y軸カウンタでした、第4図に示すように、画像メモリの個数nに対応したn進カウンタでは、Dとにより、前配X軸カウンタではで、CRTモニタ回路の画像メモリ読み出しサイクルとする。とで、Y軸カウンタでもで構成する。との関係なで、Y軸カウンタでもでで、Y軸カウンタでは、DA回路2の演算により得られるX地とY軸のカウントでップ、ダウン信号は、Pをアップ、ダウンさせる。とのX軸とY軸カウンタより得られる値は、表示アドレスを計算する式より考えると、

(表示アドレス= ▼×64+ × / 24 ビットアドレス= × mod 24

となり、その第1項目の部分をカウンタ 7a'が、 第2項目の部分をカウンタ 7a"が、それぞれ計算 していることになる。

また、『軸カウンタ7 bの出力は、6ビット上位へシフトさせて、7a″の出力を下位6ビットと

すれば、表示アドレスが得られる。又、 721 の出力はそのまま、ビットアドレスとして得られる。

この棚成でも、前記画像メモリの個数 n (1回の脱み書きて、n ビットの画像データを扱える)が2の階乗でない場合でも画像メモリ 4 を棚成できる。

発明の効果

以上、実施例で示したごとく、アドレス変換ROM回路及びn進カウンタをX軸カウンタにもったDDA回路等により、画像メモリを2の階乗の個数以外の数で構成でき、画面表示分解能に合わせたメモリの個数で、安価に画像メモリを構成できる効果がある。第1,第2の実施例では、一般に32ケの64KDRAMが必要な所を24個の64KDRAMで、画像メモリを構成できている。

4、図面の簡単な説明


第1図は2の階乗以外の個数で構成した画像メモリをもつ本発明の一実施例のグラフィックディスプレイ装置のプロック図、第2図はその画面位

置と画面アドレスを示す模式図、第3図はそのアドレス変換ROM回路の回路図、第4図はそのDDA回路の回路図である。


1 ……ディスプレイプロセッサー、2 …… DDA 回路、3 …… 書き込み制御回路、4 …… 画像メモリ、5 …… C R T モニタ回路、6 …… アドレス変換 R O M 回路、7 a , 7 b …… X 軸と Y 軸のカウンタ。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


第1図



第 2 図



第 3 図



第 4 図

